인텔이 차세대 초고대역폭 메모리 기술인 XBM(Cross-Batch Memory) 특허를 공개했다. HBM4를 대체하는 것을 목표로 UCIe 인터페이스와 새로운 DRAM 설계를 적용해 더 높은 대역폭 확보와 비용 절감이 핵심이다.
공개된 인텔 특허에 따르면 XBM은 기존 HBM과 다른 메모리 아키텍처를 채택한다. 가장 큰 특징은 UCIe(Universal Chiplet Interconnect Express) 인터페이스를 이용해 메모리와 연산 칩을 연결하는 점이다. 인터페이스는 최대 32GT/s 속도를 지원한다.
XBM은 HBM4와 비슷한 패키지 크기를 유지하면서 더 높은 메모리 밀도와 대역폭을 구현하는 것을 목표로 한다. 메모리 다이 용량은 개당 0.5GB에서 5GB까지 구성할 수 있으며, 인터페이스는 베이스 다이를 통해 연결된다.
DRAM 설계 방식도 달라진다. 기존 DRAM은 트랜지스터를 실리콘 전면(FEOL)에 배치하지만 XBM은 BEOL(Back-End-Of-Line) 금속층에 1T1C(1 Transistor 1 Capacitor) DRAM을 구현하는 방식을 제안했다. TSV(Through Silicon Via) 배치 공간을 늘릴 수 있어 메모리 집적도를 높이고 인터커넥트 효율을 개선하는 효과가 기대된다.
메모리 적층 방식도 확대된다. 8단 적층 제품은 최대 96개 데이터 블록(DB), 16단 적층 제품은 최대 192개 데이터 블록을 제공하도록 설계됐다. 각 서브채널은 2GHz로 동작한다.
패키징 활용 범위도 넓다. 인텔은 XBM을 MoP(Memory-on-Package) 형태에도 적용할 수 있도록 설계했다. 이를 통해 소형 시스템에서도 높은 메모리 대역폭과 용량을 확보하는 것이 목표다. XBM은 자체 진단(BIST)과 예비 채널, 오류 복구 기능도 함께 포함한다.
관련 전문가는 XBM이 기존 HBM의 TSV 면적과 배선 복잡성, 소비전력 문제를 개선하기 위한 기술로 분석했다. 현재 AI 가속기 시장에서는 HBM이 표준 메모리로 자리 잡고 있지만 공급 부족과 높은 가격, 소비전력 문제가 지속적으로 제기되고 있다. 인텔은 앞서 ZAM(Z-Angle Memory)이라는 차세대 메모리 기술도 제안한 바 있다.
업계는 XBM과 ZAM 모두 2030년 이후 상용화를 목표로 개발이 진행될 가능성이 높은 것으로 보고 있다.