Zen 5보다 약간 커졌지만 코어·캐시 50% 증가
AMD의 차세대 CPU 아키텍처인 ‘Zen 6’의 핵심 구성 요소인 CCD(Core Complex Die) 면적이 약 76㎟에 이를 것이라는 정보가 나왔다. 이는 Zen 5 및 Zen 4 CCD와 비교해 소폭 커진 수준이지만, 코어 수와 L3 캐시 용량은 무려 50%나 늘어난 설계라는 점에서 주목된다.
이번 정보는 하드웨어 유출로 잘 알려진 HXL(@9550pro)이 공개한 자료를 통해 알려졌다. AMD는 앞서 Zen 6 기반 EPYC ‘Venice’ 프로세서가 TSMC의 2nm(N2) 나노시트 공정을 사용하는 첫 제품이 될 것이라고 공식 확인한 바 있다.
유출된 자료에 따르면 AMD의 CCD 변천사는 다음과 같다.
Zen 2 CCD: 8코어(2×4), L3 32MB, TSMC N7, 약 77㎟
Zen 3 CCD: 8코어, L3 32MB, TSMC N7, 약 83㎟
Zen 4 CCD: 8코어, L3 32MB, TSMC N5, 약 72㎟
Zen 5 CCD: 8코어, L3 32MB, TSMC N4, 약 71㎟
Zen 6 CCD: 12코어, L3 48MB, TSMC N2, 약 76㎟
Zen 6 CCD는 Zen 5 대비 면적이 약 5~7% 늘어나는 데 그쳤지만, 코어 수는 8개에서 12개로, L3 캐시는 32MB에서 48MB로 증가했다. 동일한 면적 대비 집적도가 대폭 향상된 셈이다.
이는 TSMC의 2nm N2 공정이 제공하는 밀도 개선 효과를 AMD가 적극적으로 활용하고 있음을 보여준다. 추가로 알려진 바에 따르면, 서버용 Zen 6C(고밀도 코어) CCD는 약 156㎟ 크기에 32코어와 128MB L3 캐시를 탑재할 것으로 전해진다. 일반 Zen 6 CCD 대비 약 두 배 크기에서 코어 수는 두 배, 캐시는 약 2.6배 늘어나는 구성이다.
AMD Zen 6 기반 차세대 라이젠 데스크톱 CPU에서 기대되는 변화는 다음과 같다.
두 자릿수 IPC(명령어 처리량) 향상 가능성
코어·스레드 수 증가(최대 24코어/48스레드 가능성)
공정 개선에 따른 클럭 상승
CCD당 최대 48MB L3 캐시
최대 2개의 CCD와 1개의 IOD 구성
더 높은 DDR5 메모리 클럭 지원
듀얼 IMC 구조 유지(채널 수는 동일)
전반적으로 기존과 유사한 TDP 유지
AMD는 Zen 6에서 서버, 데스크톱, 모바일 전 라인업에 걸쳐 성능 밀도를 크게 끌어올리는 전략을 취하고 있는 것으로 보인다. 여기에 차세대 3D V-Cache(X3D) 역시 3세대 기술로 진화할 가능성이 거론되고 있다. Zen 6 기반 첫 제품군은 올해 하반기 출시가 예상되며, EPYC Venice 서버 CPU와 차세대 라이젠 데스크톱 프로세서가 가장 먼저 등장할 전망이다.