삼성전자 "HBM5에 2나노 적용…동작 속도 50% 이상 향상"

구자흠 삼성전자 파운드리사업부 기술개발실장 부사장 [사진=삼성전자]

삼성전자가 차세대 고대역폭메모리(HBM)인 HBM5의 베이스 다이에 게이트올어라운드(GAA) 기반 2나노 파운드리 공정을 적용한다. HBM4·HBM4E에 적용한 4나노 베이스 다이 양산 경험을 토대로 차세대 HBM의 성능과 전력 효율을 높이는 한편 인공지능(AI)·고성능컴퓨팅(HPC) 고객 수주를 확대해 파운드리 사업의 성장 동력을 강화한다.

구자흠 삼성전자 파운드리사업부 기술개발실장 부사장은 27일 삼성전자 반도체 뉴스룸 인터뷰를 통해 "HBM5 베이스 다이에는 GAA 구조를 사용하는 2나노 공정을 적용하고 더욱 높은 집적도의 실리콘관통전극(TSV)을 구현할 예정"이라고 밝혔다.

삼성전자 파운드리 공정개발을 담당한 임원이 HBM5용 2나노 베이스 다이 전략을 구체적으로 공개한 것은 이번이 처음이다. 황상준 삼성전자 DS부문 메모리사업부 D램개발실장 부사장이 지난 3월 엔비디아의 연례 개발자 행사 GTC에서 밝힌 HBM5 2나노 적용 계획을 파운드리 관점에서 상세히 설명한 것이다.

베이스 다이는 적층된 D램인 코어 다이와 그래픽처리장치(GPU)·중앙처리장치(CPU) 등 외부 프로세서를 연결하는 로직 반도체다. HBM의 데이터 처리 속도가 빨라지고 전력 효율에 대한 요구가 높아지면서 HBM4부터 베이스 다이에 기존 메모리 공정 대신 파운드리 선단 공정이 적용되고 있다.

삼성전자는 HBM4와 HBM4E 베이스 다이에 4나노 4세대 공정을 적용했다. 해당 공정은 양산 3년차에 접어들어 성능과 수율이 검증됐다. 게이트 사이 간격과 트랜지스터 임계전압을 다양하게 선택할 수 있어 제품별로 성능과 면적, 누설 전류를 최적화할 수 있는 것도 강점으로 꼽힌다.

HBM4E 베이스 다이에는 고집적·고성능 소자를 적용해 초당 14기가비트(Gbps) 이상의 동작 속도를 구현했다. 금속 배선층을 효율적으로 배치해 전력 소모를 줄이고 방열 경로도 최적화했다. HBM4 베이스 다이는 첫 번째 샘플부터 성능과 수율 목표를 달성했으며 공정 준비부터 결과 도출까지 약 3개월이 걸렸다.

구 부사장은 "HBM5는 HBM4E보다 동작 속도를 약 50% 이상 높여야 할 것으로 예상된다"며 "동작 속도뿐 아니라 전력 효율을 큰 폭으로 개선할 수 있는 최선단 공정을 준비하고 있다"고 설명했다.

HBM 베이스 다이를 발판으로 AI·HPC 고객 수주 확대에도 나선다. 삼성전자는 4나노 공정을 HBM4 베이스 다이와 미국 AI 기업의 AI·HPC용 LPU 신제품에 적용하고 있다. 최근에는 브로드컴 등 글로벌 기업과 협력을 확대하며 모바일 중심이던 파운드리 고객 기반을 AI·HPC와 클라우드서비스사업자(CSP), 전장, 로보틱스 분야로 넓히고 있다.

2나노 공정의 고객 다변화도 추진한다. 삼성전자는 지난해 하반기 2나노 1세대 공정 양산을 시작한 데 이어 올해 하반기 수율과 성능을 개선한 2세대 공정 기반 모바일 제품을 양산할 예정이다. 전장향 테슬라 2나노 제품을 수주하면서 공정 경쟁력을 입증한 이후 다수의 AI·HPC 및 CSP 대형 고객사로부터 수주가 이어지고 있다고 회사 측은 밝혔다.

첨단 패키징과 HBM을 연계한 원스톱 솔루션을 제공한다. AI·HPC 분야에서는 파운드리 공정과 HBM, 첨단 패키징을 연계해 제공하고 데이터센터 시장에서는 플러그형 광트랜시버(PO) 사업에 진입했다. 선단 공정과 3차원 패키징 기술을 활용한 공동 패키지 광학(CPO) 기반 기술도 개발하고 있다.

구 부사장은 "4나노 기반 HBM4 베이스 다이에서 확보한 경험과 기술 경쟁력을 바탕으로 HBM5에 2나노 공정을 선제적으로 도입할 것"이라며 "모바일과 HBM은 물론 AI·HPC, 전장, 로보틱스 등으로 고객 협력을 확대해 파운드리 기술 리더십을 강화하겠다"고 말했다.