화웨이, ‘무어의 법칙’ 우회 카드 꺼냈다···EUV 없이 1.4나노 도전

중국 화웨이 로고. [사진=연합뉴스]

[이뉴스투데이 김진영 기자] 중국 화웨이가 미국의 반도체 수출 규제 속에서 첨단 반도체 기술 자립을 겨냥한 새로운 개발 전략을 공개했다. 기존 반도체 산업을 이끌어온 미세공정 축소 경쟁에서 벗어나, 칩 구조와 신호 전달 방식을 최적화해 성능을 높이는 방식이다. 네덜란드 ASML의 극자외선(EUV) 노광장비 없이도 고성능 반도체를 구현하겠다는 구상이지만, 실제 양산성과 수율 검증까지는 넘어야 할 과제가 적지 않다는 평가도 나온다.

26일 화웨이에 따르면 허팅보 화웨이 이사회 멤버 겸 하이실리콘 최고경영자는 전날 상하이에서 열린 ‘2026 IEEE 국제회로시스템학회’ 기조연설에서 자체 개발한 ‘타우 스케일링 법칙’과 ‘로직폴딩’ 기술을 공개했다. 허 CEO는 이를 기반으로 2031년부터 1.4나노미터 수준의 첨단 반도체 양산을 추진하겠다고 밝혔다.

타우 스케일링 법칙은 기존 무어의 법칙을 대체할 새로운 반도체 발전 이론으로 제시됐다. 무어의 법칙이 트랜지스터를 더 작게 만드는 ‘공간 축소’에 초점을 맞췄다면, 타우 스케일링은 신호 전달 시간을 줄이는 ‘시간 축소’를 핵심 지표로 삼는다. 화웨이는 반도체 소자와 회로, 칩, 시스템을 동시에 최적화해 전체 성능을 끌어올리는 방식이라고 설명했다.

핵심 구현 기술로는 로직폴딩이 제시됐다. 로직폴딩은 칩 안의 트랜지스터 집적도를 높이고 데이터 전송 속도를 최적화해 성능을 개선하는 아키텍처다. 화웨이는 올가을 출시할 차세대 모바일 프로세서 ‘기린’ 칩에 로직폴딩 구조를 처음 적용할 예정이다. 허 CEO는 “올해 업계 전체를 놀라게 할 도약을 준비해 왔다”고 말했다.

이번 발표가 주목받는 이유는 화웨이가 EUV 장비 없이도 첨단 칩 제조 역량을 높일 수 있다고 주장했기 때문이다. 현재 5나노 이하 초미세 공정 양산에는 ASML의 EUV 장비가 사실상 필수로 여겨진다. 그러나 중국 기업들은 미국 주도의 수출 통제로 EUV 장비 접근이 차단된 상태다. 화웨이의 발표는 장비 장벽을 구조 설계와 시스템 최적화로 우회하겠다는 선언에 가깝다.

화웨이는 최근 6년 동안 타우 스케일링 기반으로 381종의 칩을 설계·양산했다고 밝혔다. 허 CEO는 “무어의 법칙은 지난 50여 년간 반도체 산업 발전을 이끌었지만, 최근 물리적 한계와 경제성 저하에 직면했다”며 “급증하는 연산 수요에 대응하기 위해 새로운 지속 가능한 경로를 찾아야 한다”고 강조했다.

시장도 즉각 반응했다. 화웨이의 핵심 파운드리 파트너로 꼽히는 중국 SMIC 주가는 홍콩 증시에서 하루 만에 18% 이상 급등했다. 미국 제재 속에서도 중국 반도체 국산화가 진전될 수 있다는 기대가 반영된 것으로 풀이된다.

화웨이가 제시한 로드맵이 현실화될 경우 글로벌 반도체 경쟁 구도에도 파장이 예상된다. 대만 TSMC는 2028년 1.4나노 칩 양산을 목표로 하고 있다. 업계에서는 TSMC와 중국 SMIC 간 기술 격차를 약 5년 수준으로 보고 있다. 화웨이가 2031년 1.4나노급 칩 생산에 성공하면 이 격차가 3년 안팎으로 좁혀질 수 있다는 관측이 나온다.

이번 발표는 엔비디아와 애플에도 간접적인 변수로 작용할 수 있다. 엔비디아는 미국의 대중국 수출 통제로 첨단 AI 칩 판매에 제약을 받고 있다. 젠슨 황 엔비디아 최고경영자는 최근 미국 반도체 기업이 중국 시장을 화웨이에 사실상 양보하고 있다고 우려한 바 있다. 스마트폰 시장에서도 화웨이는 2023년 ‘메이트60’에 자체 고급 칩을 탑재해 중국 내 애플 점유율을 일부 잠식했다.

다만 화웨이의 기술 구상이 실제 첨단 공정 양산으로 이어질지는 검증이 필요하다는 시각도 적지 않다. 적층과 폴딩 설계는 집적도와 성능 개선에 기여할 수 있지만, 이것이 곧바로 1.4나노급 제조에 필요한 공정, 수율, 전력, 열 관리, 소자 성능 문제를 모두 해결했다는 의미는 아니라는 지적이다.

전문가들은 특히 대규모 양산성과 확장성을 변수로 본다. 로직폴딩이 스마트폰용 모바일 칩에서 성과를 내더라도, 이를 인공지능 데이터센터용 고성능 칩으로 확장하려면 전력 효율과 열 제어, 패키징 복잡성, 생산 수율을 모두 해결해야 한다. ASML EUV 없이 병렬적인 반도체 경로를 만들 수 있는지는 아직 대규모로 검증되지 않았다는 평가다.

미국 제재로 막힌 첨단 장비 경쟁을 다른 방식으로 우회하려는 중국 반도체 전략의 상징적 사례로 볼 수 있다. 미세공정 장비 접근이 제한된 상황에서 설계 구조와 시스템 최적화로 성능을 끌어올리겠다는 방향이다. 다만 기술 발표가 실제 1.4나노급 양산 경쟁력으로 이어지려면 향후 기린 칩 적용 성과와 SMIC 등 중국 생산망의 수율 검증이 관건이 될 전망이다.