중국 반도체 굴기의 선봉에 선 화웨이가 독자 개발한 '타오의 법칙'을 앞세워 글로벌 파운드리 강자들을 맹추격하겠다는 청사진을 공개했다. 2031년까지 1.4나노미터급 트랜지스터 밀도를 달성하겠다는 목표다. 연합뉴스에 따르면 화웨이 반도체사업부와 하이실리콘 총수를 겸직하는 허팅보가 25일 열린 콘퍼런스에서 '반도체의 새로운 경로 탐색 및 실천'이라는 주제로 이 같은 구상을 발표했다.
기존 무어의 법칙이 트랜지스터 크기를 줄이는 공간적 미세화에 집중했다면, 타오의 법칙은 접근법 자체를 바꿔 신호 전달에 소요되는 시간을 단축하는 '시간 축소'를 핵심으로 삼는다. 물리학에서 시간상수를 뜻하는 '타오'에서 명칭을 따왔으며, 로직폴딩 등 신기술로 칩과 전자 시스템의 효율을 끌어올린다는 개념이다. 중국 기업이 자체적으로 정립한 반도체 산업 법칙은 이번이 처음이다.
인텔 공동창업자 고든 무어의 이름에서 유래한 무어의 법칙은 반도체 집적 트랜지스터 수가 2년마다 두 배로 증가하고 성능 역시 그에 비례해 향상된다는 내용을 담고 있다. 오랜 기간 업계 정설로 통했지만, 나노 단위 칩에서 집적도를 무한정 높이기 어려워지면서 한계에 직면한 상태다.
화웨이 측은 최근 6년간 타오의 법칙을 토대로 381종의 반도체를 설계·양산해왔다고 밝혔다. 로직폴딩 기술을 전면 적용한 치린(기린) 칩이 올가을 첫선을 보일 예정이며, 5년 뒤에는 트랜지스터 밀도가 1.4나노 공정 수준에 도달할 것이라는 전망도 내놨다.
허 총재는 "지속 가능한 진화의 길을 찾았다"며 네덜란드 ASML의 극자외선(EUV) 노광장비 없이도 칩 제조 역량을 대폭 끌어올릴 수 있다고 자신했다. 그는 "올해 업계 전체를 놀라게 할 무언가를 준비해왔다"며 "단순 연장이 아닌 거대한 도약이 겨울 전에 공개될 것"이라고 예고했다.
홍콩 사우스차이나모닝포스트(SCMP)는 화웨이·중신궈지(SMIC)와 TSMC 사이 기술 격차를 약 5년으로 추산하면서, 이번에 공개된 신 법칙과 기술이 격차 축소의 발판이 될 수 있다고 분석했다. 대만 TSMC는 2028년 하반기, 삼성전자는 2029년 1.4나노 공정 양산에 돌입할 것으로 예상되는데, 화웨이가 계획대로 목표를 달성하면 선두 기업들과의 간극이 상당 부분 좁혀질 수 있다는 관측이다.
블룸버그는 화웨이가 실제로 1.4나노급 칩 양산에 성공할 경우 5나노 이하 공정에 EUV 장비가 필수라는 업계 상식이 뒤집힐 것이라고 전했다. 미국이 첨단 EUV 장비의 대중 수출을 차단하면서 해당 분야는 중국 반도체 산업의 대표적 병목 구간으로 지목돼왔다. 이날 홍콩 증시에서 하이실리콘 협력사 SMIC 주가는 장중 10% 이상 급등세를 보였다.
다만 회의적인 시선도 적지 않다. 엔비디아·AMD 등 글로벌 기업들 역시 무어의 법칙을 대체할 방안을 모색하고 있어 타오의 법칙만의 독자성이 검증되지 않았다는 지적이 나온다. 상하이재경대학 후옌핑 석좌교수는 "완전히 새로운 길인지, 아니면 누구나 갈 수 있는 경로인지 의문이 남는다"고 언급했다.
업계 한 관계자는 "첨단 노광장비 부재를 아키텍처·알고리즘 같은 소프트웨어 기술로 상쇄하려는 시도지만, 하드웨어 측면의 기술 장벽까지 대체하기는 어렵다"고 평가했다. SCMP는 20여 년간 화웨이 반도체 사업 확장을 진두지휘해온 허 총재가 공개 연설에 나선 것 자체가 이례적이라고 덧붙였다. 그는 이날 '다층 전자 시스템의 시간 축소 이론' 논문도 함께 발표했다.
Copyright ⓒ 나남뉴스 무단 전재 및 재배포 금지
본 콘텐츠는 뉴스픽 파트너스에서 공유된 콘텐츠입니다.
