"트랜지스터 연산, 첨단 패키징, 고속 연결 통합 기술이 성능 결정"
(타이베이=연합뉴스) 김철문 통신원 = 세계 최대 파운드리(반도체 위탁생산) 업체인 대만의 TSMC는 젠슨 황 엔비디아 최고경영자(CEO)의 '인공지능(AI) 5단 케이크'(Five-Layer Cake) 전략에 대해 '3단 케이크'(Three-Layer Cake)라는 비전으로 화답했다
19일 경제일보 등 대만언론에 따르면 TSMC는 지난 14일 본사가 있는 신주에서 열린 연례 TSMC 기술 포럼에서 AI 시대의 반도체 개발 청사진을 공개하면서 이 같은 개념을 밝혔다.
장샤오창 TSMC 사업개발 수석 부사장은 AI가 글로벌 반도체 산업에서 최대 성장엔진이 됐다면서 향후 10년 이내에 컴퓨팅과 3차원(3D) 통합, 양자·광학에 이르기까지 전면적인 업그레이드가 이뤄질 것이라고 설명했다.
그러면서 공동패키징광학(CPO·AI 반도체와 광학소자를 하나의 기판에 통합하는 기술)이 업계의 차세대 키워드가 될 것이라면서 컴퓨트(Compute), 3차원(3D) 통합(Integration), 광자·광학(Photonics)을 아우르는 'AI 3단 케이크' 개념을 제안했다.
트랜지스터 연산, 시스템 통합을 담당하는 첨단 패키징, 전송 병목 현상을 해결하는 고속 연결 등 3가지 기술의 통합이 AI 가속기 성능의 한계를 결정한다는 것이다.
장 부사장은 AI의 발전 속도가 시장의 예상을 뛰어넘었다면서 지난 10년간 반도체의 성장이 주로 스마트폰에 의해 주도되었지만 앞으로 10년 이내에 AI가 주도할 것이라고 강조했다.
그는 자사의 올해 글로벌 반도체 매출이 예상보다 4년 이상 앞당겨 1조 달러(약 1천506조원) 목표를 달성할 것이라며 2030년 매출은 AI와 고속컴퓨팅(HPC)의 공헌도가 55%로 스마트폰의 공헌도(20%)보다 높아 1조5천억 달러(약 2천259조원)에 달할 것으로 예측했다.
이어 올해 들어 AI의 대형언어모델(LLM) 훈련에서 추론 응용으로 바뀌고 이에 따라 AI 수요가 늘어나는 등 선순환적 구조로 변하고 있다고 강조했다.
장 부사장은 또 자사 2나노(나노미터·10억분의 1m) 공정이 예정대로 작년 4분기 양산에 들어갔으며 스마트폰과 고성능컴퓨팅(HPC) 애플리케이션을 지원하는 N2P와 HPC 제품 최적의 솔루션인 A16(1.6나노 공정)은 올해 하반기에 양산될 예정이라고 설명했다.
2나노의 개량형인 N2X는 2028년 양산될 예정이며 A13(1.3나노)과 A12(1.2나노)는 2029년 양산된다고 덧붙였다. TSMC 2나노 공정 칩이 탑재된 휴대전화는 올해 하반기면 구매할 수 있을 전망이다.
장 부사장은 TSMC가 2나노 제품 관련 설계 최종 확정안 25개를 받았으며 현재 계획 중이거나 진행 중인 고객사의 설계가 70개 이상이라고 처음 공개했다.
앞서 황 CEO는 지난 1월 수조 달러에 달하는 투자가 이뤄져야 하는 AI 인프라 영역으로 에너지, 칩·컴퓨팅 인프라, 클라우드 데이터센터, AI 모델, 애플리케이션 등 5가지를 들며 이를 하단에서 시작해 상단으로 쌓아 올리는 '5단 케이크'에 비유했다.
jinbi100@yna.co.kr
Copyright ⓒ 연합뉴스 무단 전재 및 재배포 금지
본 콘텐츠는 뉴스픽 파트너스에서 공유된 콘텐츠입니다.
