삼성·SK하이닉스, 차세대 DRAM 구조 경쟁 본격화

삼성전자와 SK하이닉스가 차세대 DRAM 제조 방식을 두고 서로 다른 기술 경로를 추진하고 있다. AI 데이터센터 확산으로 HBM, DRAM, NAND 수요가 동시에 늘면서 메모리 밀도와 수율, 전력 효율을 높이는 차세대 구조 경쟁이 본격화되는 흐름이다.

Samsung and SK hynix are pursuing different next-generation DRAM paths, with Samsung exploring GAAFET and NAND-style circuitry placement while SK hynix tests vertical 4F² stacking for higher AI memory density.

DRAM은 데이터를 저장하기 위해 트랜지스터와 커패시터가 함께 동작한다. 공정 미세화가 진행될수록 커패시터가 충분한 전하를 저장하기 어려워지고, 셀 간 간섭과 수율 문제가 커진다. 이 때문에 업계는 기존 2D DRAM 구조의 한계를 넘기 위해 3D DRAM과 새로운 트랜지스터 구조를 검토하고 있다.

삼성전자는 차세대 DRAM에 GAAFET 기술을 적용하는 방안을 추진하는 것으로 알려졌다. GAAFET은 트랜지스터 채널을 게이트가 둘러싸는 구조로, 전류 제어 능력을 높여 성능과 전력 효율을 개선하는 기술이다. 로직 반도체에서 활용되는 구조를 DRAM 셀에 맞게 응용하려는 접근이다.

관건은 GAAFET 트랜지스터와 커패시터를 하나의 DRAM 셀 안에 어떻게 통합하느냐다. DRAM은 단순 연산용 트랜지스터와 달리 데이터 저장용 커패시터가 필요하기 때문에 구조 설계가 더 복잡하다. 삼성은 NAND에서 활용되는 방식처럼 읽기와 쓰기 등 동작을 제어하는 회로를 메모리 어레이 아래에 배치하는 구조도 검토하는 것으로 전해졌다.

해당 방식은 메모리 셀 면적을 줄이고, 위쪽 공간을 데이터 저장 구조에 더 효율적으로 활용할 수 있다는 장점이 있다. NAND 제조에서 검증된 하부 회로 배치 개념을 DRAM에 접목해 셀 밀도와 집적도를 높이려는 시도로 해석된다.

SK하이닉스는 4F² 구조를 기반으로 한 수직 적층 접근을 실험하고 있다. 트랜지스터를 수직으로 쌓고, 게이트 물질이 트랜지스터 기둥을 둘러싸는 형태다. 구조적으로 GAAFET과 유사한 전류 제어 장점을 노리면서, 데이터 수신에 필요한 구성 요소를 트랜지스터 기둥 아래 배치하는 방식이 거론된다.

4F² 구조는 이론적으로 셀 면적을 줄이고 더 높은 집적도를 구현할 수 있다. 다만 수직 구조가 복잡해질수록 공정 난도, 정렬 정확도, 결함 관리, 수율 확보가 핵심 과제가 된다.

두 회사의 경쟁은 단순한 제조 방식 차이를 넘어 차세대 DRAM 표준 주도권과 연결된다. AI 메모리 시장에서는 HBM뿐 아니라 일반 DRAM도 서버 CPU, AI 가속기, 고용량 메모리 모듈에 필수적이다. 더 높은 밀도와 낮은 전력, 안정적인 수율을 먼저 확보하는 기업이 차세대 메모리 생태계에서 유리한 위치를 차지할 수 있다.

삼성전자는 NAND식 구조 응용과 GAAFET 기반 셀 통합을, SK하이닉스는 수직 적층 4F² 구조를 앞세워 접근하고 있다. 실제 양산까지는 공정 안정성, 비용, 수율, 기존 생산라인과의 호환성 검증이 필요하지만, AI 시대의 메모리 병목이 커지는 만큼 차세대 DRAM 구조 전환 경쟁은 더 빨라질 전망이다.