인텔과 소프트뱅크가 개발 중인 Z-Angle Memory가 차세대 AI 메모리 기술로 주목받고 있다. ZAM은 고대역폭과 고용량, 저전력 특성을 앞세워 AI 가속기 시장에서 HBM의 구조적 한계를 보완할 수 있는 대안으로 제시되고 있다.
Intel and SoftBank’s Z-Angle Memory targets AI workloads with up to 2x HBM4 bandwidth, higher capacity, lower power, and improved thermal characteristics through advanced 3D stacking.
ZAM은 인텔과 소프트뱅크 자회사 SAIMEMORY가 개발하는 메모리 구조다. 양사는 VLSI Symposium 2026에서 기술 세부 내용을 공개할 예정이며, 상용화 시점은 2028년에서 2030년 사이로 거론된다.
핵심 목표는 HBM4 대비 최대 2배 수준의 대역폭을 구현하는 것이다. ZAM은 차세대 HBM4E와도 경쟁할 수 있는 성능을 목표로 하며, 생성형 AI와 에이전트형 AI처럼 메모리 대역폭과 용량 요구가 큰 워크로드를 겨냥한다.
공개된 구조는 9층 적층 설계를 기반으로 한다. 하나의 스택은 8개의 DRAM 적층 구조와 로직 컨트롤러로 구성되며, 각 DRAM 층 사이에는 3마이크론 두께의 실리콘 기판이 배치된다. 로직 컨트롤러는 전체 DRAM 스택의 데이터 흐름을 관리한다.
연결 구조에는 TSV와 하이브리드 본딩이 적용된다. 3개 TSV 계층이 사용되며, 각 계층에는 1만3,700개 수준의 Through-Silicon Via 경로가 포함된다. 각 계층은 1.125GB 용량을 제공해 단일 스택 기준 약 10GB, 전체 패키지 기준 약 30GB 구성이 가능하다.
대역폭 밀도는 1㎟당 0.25Tb/s 수준으로 제시됐다. 단일 스택 기준 대역폭은 5.3TB/s에 이른다. 스택 크기는 171㎟로, 15.4mm x 11.1mm 면적에 고밀도 메모리 구조를 구현하는 방식이다.
ZAM이 HBM과 차별화되는 지점은 열 관리와 전력 효율이다. HBM은 적층 수가 늘어날수록 발열과 소비전력, 배선층을 통한 열 축적 문제가 커진다. ZAM은 수직 적층 구조와 새로운 I/O 설계를 통해 데이터 이동 전력을 줄이고, 열이 배선층에 갇히는 문제를 완화하는 데 초점을 맞췄다.
기술 요소로는 자기장 결합 무선 I/O와 고급 본딩 기술이 언급됐다. 이를 통해 고밀도 적층과 확장성을 동시에 확보하려는 구조다. 최종적으로는 고대역폭 메모리 스택, 전원·접지 레일, 실리콘 포토닉스, 기존 I/O를 하나의 기판에 통합하는 3.5D 패키징 구성이 목표다.
HBM은 현재 AI 가속기와 고성능 GPU에서 핵심 메모리로 쓰이고 있다. 다만 AI 모델 규모와 추론 수요가 커지면서 더 높은 대역폭, 더 큰 용량, 더 나은 열 효율을 요구하는 흐름이 강해지고 있다. ZAM은 이러한 수요에 대응하기 위한 장기 기술 후보로 평가된다.
다만 ZAM은 아직 개발 단계에 있다. 실제 HBM 대체 기술로 인정받기 위해서는 실시간 시연, 양산성 검증, 수율 확보, AI 가속기 플랫폼 적용 사례가 필요하다. AI 반도체 시장의 메모리 병목이 커지는 상황에서 ZAM의 상용화 여부는 차세대 메모리 경쟁의 주요 변수가 될 전망이다.
본 콘텐츠는 뉴스픽 파트너스에서 공유된 콘텐츠입니다.