‘HBM 높이 족쇄’ 푼다···삼성·SK 수율 전쟁 새 변수 등장

지난해 서울 강남구 코엑스에 열린 ‘제27회 반도체대전(SEDEX 2025)’에 마련된 삼성전자 부스에서 한 방문객이 6세대 고대역폭 메모리 ‘HBM4’와 ‘HBM3E’를 촬영하고 있다. [사진=이뉴스투데이DB]

[이뉴스투데이 김진영 기자] 고대역폭메모리(HBM)의 국제 표준을 정하는 글로벌 기구가 규격 완화에 나서면서, 인공지능(AI) 반도체 시장의 병목으로 지목돼 온 생산·수율 문제가 완화될지 주목된다. 다만 기술 방향과 시장 경쟁 구도에는 엇갈린 영향이 나타날 가능성도 제기된다.

1일 반도체 업계에 따르면 국제반도체표준협의기구(JEDEC)는 HBM 높이 규격을 기존보다 확대해 약 900㎛ 수준으로 완화하는 방안을 검토 중이다. 현재 HBM3E는 약 720㎛, HBM4는 775㎛ 수준으로 규정돼 있는데, 차세대 HBM4E부터는 규격이 크게 완화될 가능성이 거론된다.

HBM은 D램을 수직으로 쌓는 구조로, 높이 규격은 곧 적층 가능한 단수와 직결된다. 현재 양산 제품은 12단이 주력이며, 16단 이상은 개발 단계에 머물러 있다. 규격이 완화되면 D램을 극단적으로 얇게 가공하지 않고도 16단, 20단 등 고적층 구현이 가능해져 용량과 성능을 동시에 끌어올릴 수 있다.

그동안 업계는 제한된 높이 안에서 단수를 늘리기 위해 칩 두께를 줄이는 방식에 의존해 왔다. 그러나 이 과정에서 열 관리와 수율 문제가 동시에 악화되며 기술적 한계에 직면했다. JEDEC의 이번 논의는 AI 수요 급증으로 HBM 공급이 부족해진 상황에서 생산성 확대 필요성이 반영된 조치로 해석된다.

특히 생산 공정 측면에서는 부담 완화 효과가 예상된다. 기존 규격에서는 고적층 구현을 위해 차세대 패키징 기술인 ‘하이브리드 본딩’ 도입이 불가피할 것으로 여겨졌지만, 규격이 완화되면 기존 ‘TC 본더’ 장비로도 일정 수준 이상의 단수 확보가 가능해진다. 이에 따라 장비 투자 부담을 줄이고 수율 안정성을 확보할 수 있다는 분석이 나온다.

실제 HBM 패키징 단계는 전체 생산에서 가장 큰 난제로 꼽힌다. 적층 과정에서의 미세 오차 관리가 수율에 직접적인 영향을 미치기 때문이다. 업계에서는 규격 완화가 단기적으로 생산량 확대와 비용 절감에 기여할 수 있다고 보고 있다.

장비 시장에도 영향이 예상된다. TC 본더 분야에서 높은 점유율을 확보한 기업들은 수혜가 예상되는 반면, 하이브리드 본딩 장비를 개발 중인 후발주자들은 상용화 시점이 늦춰질 수 있다는 관측이 나온다. 다만 장기적으로는 20단 이상 초고적층 구현을 위해 하이브리드 본딩 도입이 불가피하다는 것이 업계의 중론이다.

메모리 기업 전략에도 변화 가능성이 거론된다. 삼성전자와 SK하이닉스는 이미 기존 표준보다 높은 수준의 기술을 확보한 상태로, 규격 완화가 단기적으로는 수율 개선과 생산 확대에 긍정적으로 작용할 수 있다. 반면 일부에서는 규격 완화가 후발주자의 진입 장벽을 낮춰 경쟁 강도를 높일 수 있다는 시각도 제기된다.

결국 변수는 주요 고객사인 빅테크의 요구 수준이다. 엔비디아를 비롯한 AI 칩 설계 기업들이 성능 기준을 높일 경우, 규격 완화와 별개로 차세대 공정 도입이 앞당겨질 가능성도 있다.

업계 관계자는 “표준 완화는 단기적으로 생산성과 수율 개선에 도움이 될 수 있지만, 중장기적으로는 기술 경쟁 구도를 재편할 변수”라며 “고객 요구와 기술 진화 속도가 향후 방향을 결정할 것”이라고 말했다.