삼성전자, 세계 최초 HBM4 양산 출하

삼성전자는 세계 최초로 6세대 고대역폭 메모리(HBM4)를 양산 출하한다고 12일 밝혔다.

삼성전자는 최선단 공정 1c D램(10나노급 6세대)을 선제적으로 도입해 재설계 없이 양산 초기부터 안정적인 수율과 업계 최고 수준의 성능을 확보했다고 자신했다.

황상준 삼성전자 메모리개발담당 부사장은 "삼성전자 HBM4는 기존에 검증된 공정을 적용하던 전례를 깨고 1c D램 및 파운드리 4나노와 같은 최선단 공정을 적용했다"며 "공정 경쟁력과 설계 개선으로 성능 확장을 위한 여력을 충분히 확보해 고객의 성능 상향 요구를 적기에 충족할 수 있었다"고 말했다.

삼성전자는 1c D램을 적용하는 한편, 베이스 다이의 특성을 고려해 성능과 전력 효율 측면에서 유리한 4나노 공정을 적용했다. 베이스 다이는 HBM 적층 구조의 가장 아래에 위치해 전력·신호를 제어하는 기반 칩을 의미한다.

그 결과 삼성전자 HBM4는 업계 표준인 8Gbps를 약 46% 상회하는 11.7Gbps의 동작 속도를 보장한다. 전작인 HBM3E의 최대 핀 속도인 9.6Gbps 대비 약 1.22배 향상된 수치다. 최대 13Gbps까지 구현할 수 있다.

또 삼성전자의 HBM4는 단일 스택 기준 총 메모리 대역폭을 HBM3E 대비 약 2.7배 향상된 최대 3.3TB/s 수준으로 끌어올려 고객사 요구 수준인 3.0TB/s를 넘어섰다.

12단 적층 기술로 24~36GB의 용량을 제공하며, 고객사의 제품 일정에 맞춰 16단 적층 기술로 최대 48GB까지 용량을 확장할 계획이다.

삼성전자는 데이터 전송 I/O(입출력) 핀 수가 1024개에서 2048개로 확대되면서 발생하는 전력 소모와 열 집중 문제를 해결하기 위해 코어 다이에 저전력 설계 기술을 적용했다. 코어 다이는 HBM을 구성하는 핵심인 D램을 수직으로 적층한 다이다. HBM은 D램으로 구성된 코어 다이와 컨트롤러 역할을 하는 베이스 다이로 구성된다.

또 TSV(실리콘 관통 전극) 데이터 송수신 저전압 설계 기술 적용과 전력 분배 네트워크(PDN) 최적화로 전 세대 대비 에너지 효율을 약 40% 개선했으며, 열 저항 특성은 약 10%, 방열 특성은 약 30% 향상시켰다.

삼성전자는 올해 HBM 매출이 지난해 대비 3배 이상 증가할 것으로 보고 있다. 이에 HBM4 생산 능력을 선제적으로 확대하고 있다. 2028년부터 본격 가동되는 평택사업장 2단지 5라인은 HBM 생산의 핵심 거점으로 활용될 예정이다.

이 외에도 HBM4에 이어 HBM4E(7세대)를 준비 중으로, 2026년 하반기에 샘플을 출하할 계획이다.