삼성전자 HBM4. 사진=삼성전자 제공
삼성전자는 HBM4 개발 착수 단계부터 JEDEC 기준을 상회하는 성능 목표를 설정해왔다고 12일 밝혔다. 최선단 1c D램(10나노급 6세대)을 선제 적용해 재설계 없이 양산 초기부터 안정적인 수율과 업계 최고 수준의 성능을 확보했다는 설명이다.
황상준 삼성전자 메모리개발담당 부사장은 "HBM4는 기존에 검증된 공정을 적용하던 전례를 깨고 1c D램과 파운드리 4나노 등 최선단 공정을 도입했다"며 "공정 경쟁력과 설계 개선을 통해 성능 확장 여력을 충분히 확보해 고객의 성능 상향 요구를 적기에 충족할 수 있었다"고 말했다.
삼성전자는 HBM4 기술 경쟁력 강화를 위해 1c D램을 적용하는 한편, 베이스 다이 특성을 고려해 성능과 전력 효율에 유리한 4나노 공정을 채택했다.
그 결과 HBM4는 JEDEC 업계 표준인 8Gbps를 약 46% 웃도는 11.7Gbps의 동작 속도를 안정적으로 구현했다. 전작 HBM3E 최대 핀 속도 9.6Gbps 대비 약 1.22배 개선된 수치다. 최대 13Gbps까지 구현 가능하다.
삼성전자가 고대역폭메모리(HBM)의 6세대 제품 HBM4의 양산 출하를 세계 최초로 시작했다. 사진=삼성전자 제공
HBM4는 12단 적층 기술을 통해 24GB~36GB 용량을 제공한다. 고객 일정에 맞춰 16단 적층 기술을 적용해 최대 48GB까지 확장할 계획이다.
데이터 전송 I/O 핀 수가 1024개에서 2048개로 늘어나며 발생하는 전력 소모와 열 집중 문제 해결에도 공을 들였다. 코어 다이에 저전력 설계 기술을 적용하고 TSV 데이터 송수신 저전압 설계, 전력 분배 네트워크(PDN) 최적화를 병행했다.
이를 통해 전 세대 대비 에너지 효율은 약 40% 개선됐다. 열 저항 특성은 약 10%, 방열 특성은 약 30% 향상됐다.
삼성전자는 세계에서 유일하게 ▲로직 ▲메모리 ▲파운드리 ▲패키징을 아우르는 '원스톱 솔루션'을 제공할 수 있는 IDM(Integrated Device Manufacturer) 반도체 회사다. HBM 고도화와 함께 베이스 다이 역할이 더욱 중요해질 것으로 보고 있다.
자체 파운드리 공정과 HBM 설계 간 긴밀한 DTCO(Design Technology Co-Optimization) 협업을 통해 품질과 수율을 동시에 확보한 고성능 HBM을 지속 개발한다는 방침이다. 선단 패키징 역량을 내재화해 공급망 리스크를 낮추고 생산 리드타임도 단축했다.
글로벌 주요 GPU 및 자체 칩을 설계·개발하는 차세대 ASIC 기반 하이퍼스케일러 고객사들로부터 HBM 공급 협력 요청도 이어지고 있다. 기술 협력을 확대해 수요 대응력을 높일 계획이다.
삼성전자는 올해 HBM 매출이 전년 대비 3배 이상 증가할 것으로 전망하고 있다. 이에 맞춰 HBM4 생산 능력도 선제적으로 확대 중이다. 업계 최대 수준 DRAM 생산능력과 선제 투자로 확보한 클린룸을 기반으로 수요 확대 시에도 단기간 내 대응이 가능하다는 설명이다.
2028년 본격 가동 예정인 평택사업장 2단지 5라인은 HBM 생산의 핵심 거점으로 활용된다. AI·데이터센터 중심의 중·장기 수요 확대 국면에서도 안정적 공급 체계를 강화한다는 전략이다.
삼성전자는 HBM4에 이어 HBM4E도 준비 중이다. 올해 하반기 샘플 출하를 계획하고 있다. 커스텀 HBM은 2027년부터 고객사별 요구에 맞춰 순차 샘플링을 시작할 예정이다.
삼성전자는 "HBM4 양산 과정에서 확보한 1c 공정 기반의 품질과 공급 안정성은 향후 HBM4E 및 커스텀 HBM 등 고부가 제품 전환 과정에서도 중요한 경쟁 요소가 될 것"이라고 밝혔다.
Copyright ⓒ 뉴스웨이 무단 전재 및 재배포 금지
본 콘텐츠는 뉴스픽 파트너스에서 공유된 콘텐츠입니다.
다음 내용이 궁금하다면?
광고 보고 계속 읽기
원치 않을 경우 뒤로가기를 눌러주세요
