[이뉴스투데이 김진영 기자] 삼성전자가 세계 최초로 업계 최고 성능의 HBM4 양산 출하에 돌입하며 차세대 고대역폭 메모리(HBM) 시장 선점에 나섰다. 최선단 1c D램과 파운드리 4나노 공정을 동시에 적용, 양산 초기부터 안정적인 수율과 성능을 확보했다는 점이 특징이다.
삼성전자는 HBM4 개발 초기부터 JEDEC 표준을 웃도는 성능을 목표로 설계를 진행했다고 12일 밝혔다. 이번 제품에는 10나노급 6세대 공정인 1c D램을 선제 도입하고, 베이스 다이에는 전력 효율에 유리한 4나노 공정을 적용했다. 그 결과 동작 속도는 JEDEC 기준(8Gbps)을 약 46% 웃도는 11.7Gbps를 안정적으로 구현, 최대 13Gbps까지 확장 가능하다. 전작 HBM3E 대비 약 1.22배 빠른 수치다.
단일 스택 기준 메모리 대역폭도 최대 3.3TB/s로 끌어올렸다. 고객 요구 수준인 3.0TB/s를 웃도는 성능으로, 대형 AI 모델 학습·추론 과정에서 발생하는 데이터 병목을 크게 완화할 수 있다는 설명이다. 용량은 12단 적층 기준 36GB를 제공하며, 향후 16단 적층을 통해 최대 48GB까지 확대할 계획이다.
전력 효율과 발열 개선도 핵심 성과다. 데이터 I/O 핀이 2,048개로 늘어나며 커진 전력·열 부담을 줄이기 위해 코어 다이에 저전력 설계를 적용했고, TSV 저전압 구동과 전력 분배 네트워크(PDN) 최적화를 통해 에너지 효율을 전 세대 대비 약 40% 개선했다. 열 저항은 약 10%, 방열 특성은 약 30% 향상됐다. 데이터센터 환경에서 서버 전력 소모와 냉각 비용을 동시에 낮출 수 있는 구조다.
삼성전자는 로직·메모리·파운드리·패키징을 모두 아우르는 IDM 기반 ‘원스톱 설루션’을 강점으로 내세운다. 파운드리 공정과 HBM 설계를 긴밀히 연계하는 DTCO 협업을 통해 품질과 수율을 동시에 끌어올렸고, 선단 패키징 역량을 자체 보유해 공급망 리스크와 생산 리드타임도 최소화했다.
글로벌 GPU 업체와 차세대 ASIC 기반 하이퍼스케일러들로부터 HBM 공급 협력 요청이 이어지고 있다. 이런 흐름을 반영해 HBM 매출이 지난해 대비 3배 이상 늘 것으로 관측, 생산 능력을 선제 확대 중이다. 평택 2단지 5라인은 2028년부터 HBM 핵심 생산 거점으로 활용될 예정이다.
차세대 라인업도 속도를 낸다. 삼성전자는 2026년 하반기 HBM4E 샘플 출하, 2027년부터는 고객 맞춤형(Custom) HBM 순차 샘플링을 계획하고 있다. HBM4 양산 과정에서 확보한 1c 공정 기반 품질과 공급 안정성은 향후 고부가 제품 전환의 핵심 경쟁력으로 작용할 전망이다.
황상준 삼성전자 메모리개발담당 부사장은 “1c D램과 4나노 공정을 적용해 성능 확장 여력을 충분히 확보했다”며 “고객의 성능 상향 요구에 적기 대응할 수 있는 기반을 마련했다”고 말했다.
Copyright ⓒ 이뉴스투데이 무단 전재 및 재배포 금지
본 콘텐츠는 뉴스픽 파트너스에서 공유된 콘텐츠입니다.
