TSMC, 2나노 시대 본격 개막…차세대 반도체 양산 경쟁 판 흔든다

[사진=연합뉴스]

세계 최대 파운드리 기업인 대만 TSMC가 최첨단 2나노 공정 제품의 양산에 본격 돌입하며 차세대 반도체 경쟁의 신호탄을 쏘아 올렸다. 미세 공정 한계로 평가받던 3나노를 넘어, 성능과 전력 효율을 동시에 끌어올린 기술 진전을 실증 단계에서 양산 단계로 끌어올렸다는 점에서 업계의 관심이 집중되고 있다.

TSMC는 올해 4분기부터 2나노(N2) 공정 기반 제품을 실제 양산 중이라고 공식 밝혔다. 생산은 대만 남부 가오슝 난쯔 과학단지에 위치한 22 팹에서 이뤄지고 있으며, 회사 측은 이를 통해 차세대 반도체 기술이 상업화 단계에 진입했다고 설명했다.

2나노 공정의 핵심은 TSMC가 처음으로 적용한 1세대 게이트 올어라운드(GAA) 나노시트 트랜지스터 기술이다. 기존 핀펫(FinFET) 구조에서 한 단계 진화한 이 기술은 전류를 제어하는 게이트가 채널을 전면적으로 감싸는 구조로, 전력 누설을 줄이면서도 연산 성능을 끌어올릴 수 있는 것이 특징이다.

TSMC는 N2 공정을 통해 동일 전력 조건에서 성능을 대폭 향상시키거나, 동일 성능 기준에서는 소비 전력을 크게 낮출 수 있다고 강조했다. 미세화에 따른 발열과 전력 손실이라는 고질적인 한계를 기술적으로 돌파했다는 설명이다.

후공정 기술에서도 개선이 이뤄졌다. 반도체 칩 상부에 전기적 연결을 구현하는 재배선(RDL) 기술과 초고성능 금속 절연체 금속(SHPMIM) 커패시터를 새롭게 개발·적용해 표면저항과 통과저항을 각각 절반 수준으로 낮췄다. 이를 통해 전원 공급 안정성이 향상되고, 고성능 연산 환경에서도 에너지 효율을 최적화할 수 있게 됐다는 평가다.

업계에서는 TSMC의 2나노 공정이 단순한 선폭 축소를 넘어 구조적 전환이라는 점에 주목하고 있다. GAA 나노시트 기술을 통해 트랜지스터 크기를 더 줄이면서도 밀도를 크게 높일 수 있어, 고성능 컴퓨팅(HPC), 인공지능(AI), 차세대 모바일 칩 등 다양한 분야에서 활용 가능성이 커졌다는 분석이다.

생산 능력 확대도 속도를 낼 전망이다. TSMC는 가오슝 22 팹 외에도 북부 신주 과학단지 바오산 지역에 위치한 20 팹에서도 2나노 공정 양산을 병행하고 있는 것으로 전해졌다. 두 공장을 합친 월간 생산 능력은 현재 수만 장 수준에서, 향후 단계적으로 확대돼 내년 말에는 10만 장 이상, 2027년에는 20만 장 이상으로 늘어날 가능성이 거론된다.

반도체 공정에서 '나노'는 회로 선폭을 의미하는 단위로, 숫자가 작아질수록 더 많은 트랜지스터를 집적할 수 있어 성능은 높아지고 소비 전력은 줄어든다. 다만 기술 난도가 급격히 높아지기 때문에 양산 성공 여부가 곧 기업의 기술력과 시장 지배력을 가르는 기준이 된다.

TSMC가 2나노 공정 양산을 공식화하면서, 글로벌 반도체 시장의 경쟁 구도에도 변화가 예상된다. 첨단 공정 확보가 곧 AI 반도체와 고성능 칩 수주 경쟁력으로 직결되는 만큼, 주요 고객사와 경쟁사들의 전략에도 적잖은 영향을 미칠 전망이다. 2나노를 둘러싼 기술 경쟁이 본격화되면서 차세대 반도체 시장의 주도권 싸움도 한층 치열해지고 있다.

[폴리뉴스 이상명 기자]