삼성전자가 10나노급 6세대(1c) 공정을 적용한 D램 개발에 성공했다. 하반기 6세대 HBM(고대역폭메모리)인 HBM4를 양산에 한 걸음 더 가까워졌다는 평가다.
1일 반도체 업계에 따르면 삼성전자는 전날 1c D램 공정의 내부 승인 절차인 PRA(Production Readiness Approval)를 마친 것으로 알려졌다. PRA는 내부 기준을 충족한 것으로 양산 직전 단계를 뜻한다. 이 단계에 들어섰다는 것은 차세대 D램 공정 개발을 위해 회사가 정한 신뢰성 테스트 통과율, 수율(합격품 비율) 등 핵심성과지표(KPI)를 충족했다는 것을 의미한다.
10나노급 D램 공정은 1x(1세대), 1y(2세대), 1z(3세대), 1a(4세대), 1b(5세대), 1c(6세대) 순으로 개발되고 있다. 차세대로 진행될수록 반도체 회로 선폭이 좁아지면서 성능과 에너지 효율이 높아진다. 앞서 삼성전자는 2022년 12월 5세대(1b) D램을 개발하고 이듬해 5월 양산을 발표한 바 있다. 이로부터 약 2년 만에 6세대 개발에 성공한 것이다.
특히 이번 1c 공정은 개발 난이도가 매우 높다. 10나노대 D램 공정 기술은 성능을 개선하기 위해 미세화가 진행 중이다. 그 중에서도 이 공정은 회로 선폭 기준으로 11나노미터(㎚·1나노는 10억분의 1m) 수준인데, 이는 사실상 평면으로 구현할 수 있는 거의 막바지 단계다.
1c D램 개발이 유독 주목받는 것은 HBM 사업 때문이다. 삼성전자는 1c D램을 사용한 HBM4를 개발 중이며 하반기 양산이 목표다. 이보다 한 세대 이전인 1b D램을 사용해 HBM4를 만드는 SK하이닉스에 앞서 나가기 위한 전략으로 풀이된다. SK하이닉스는 지난 3월 1b D램 공정을 적용한 HBM4 샘플을 고객사인 엔비디아에 보내 퀄 테스트(품질 검증)을 진행 중이다.
삼성전자 HBM 세대 전환기를 노려 경쟁사 추월을 시도할 전망이다.
Copyright ⓒ 르데스크 무단 전재 및 재배포 금지
본 콘텐츠는 뉴스픽 파트너스에서 공유된 콘텐츠입니다.
