“20나노가 끝이라더니”···SK하닉, 미래 30년 여는 차세대 D램 기술 소개

SK하이닉스가 IEEE VLSI 심포지엄 2025에서 향후 30년을 내다본 차세대 D램 기술 로드맵을 공개했다. [사진=SK하이닉스]

[이뉴스투데이 김진영 기자] SK하이닉스가 기술 한계를 뛰어넘는 구조·소재 혁신을 통해 지속 가능한 미래를 실현하겠다는 방향성을 제시했다.

SK하이닉스는 세계 최고 권위의 반도체 학술대회 IEEE VLSI 심포지엄 2025에서 향후 30년을 내다본 차세대 D램 기술 로드맵을 공개했다고 10일 밝혔다.

행사 3일 차 일본 교토에서 열린 심포지엄 기조연설에서 차선용 SK하이닉스 미래기술연구원장(CTO)은 ‘지속 가능한 미래를 위한 D램 기술의 혁신 주도’를 주제로 발표에 나섰다.

차 CTO는 “현재의 테크 플랫폼 기반 미세 공정은 점차 한계에 도달하고 있다”며 극복 대안으로 △4F² VG(Vertical Gate) 플랫폼 △3D D램 △웨이퍼 본딩 기반 회로 재배치 등을 소개했다. 소재 및 구성 요소 전반에 걸친 기술 고도화도 병행해 D램 기술 진화를 지속하겠다는 전략도 밝혔다.

4F² VG 플랫폼은 셀 면적을 줄이고 수직 게이트 구조를 적용해 고집적·고속·저전력 특성을 동시에 구현하는 기술이다. 기존 6F² 셀 대비 전력 효율과 성능이 크게 향상될 것으로 기대된다. 여기에 웨이퍼 본딩으로 회로를 셀 하부에 배치하면 전기적 특성과 집적도 모두 개선이 가능하다.

3D D램은 적층 수 증가에 따른 제조 비용 부담이 우려되지만, 설계와 공정 혁신을 통해 이를 극복하고 경쟁력을 확보하겠다는 방침이다.

차선용 CTO는 “2010년 전후까지만 해도 20나노 기술이 한계라는 시각이 지배적이었지만, 오늘날 그 한계를 넘었다”며 “미래 엔지니어들에게 기술 혁신의 이정표가 될 비전을 제시하고자 한다”고 말했다.

한편, 오는 12일에는 SK하이닉스 박주동 부사장이 VG 및 웨이퍼 본딩 기반 기술의 전기적 특성을 실증한 최신 연구 결과를 발표할 예정이다.