호서대, 반도체 패키지 연구시설 구축…첨단 패키징 인력 양성

기념촬영하는 강일구 총장(맨 앞줄 왼쪽 5번째)과 오세현 아산시장(오른쪽 2번째)

[호서대 제공. 재판매 및 DB 금지]

(아산=연합뉴스) 유의주 기자 = 호서대는 반도체 패키지 공정실습 교육과 산학협력 지원을 위한 반도체 패키지 랩(LAB)을 개소하며 본격적인 전문 인재 양성에 나선다고 10일 밝혔다.

이번에 구축된 반도체 패키지 LAB은 614㎡ 규모로 패키징 전용 클린룸과 평가분석실, 반도체 가상현실(VR) 교육실 등에 다양한 패키징 공정 및 평가분석 장비를 갖췄다. 체계적·전문적인 패키지 공정 교육은 물론 중소·중견기업을 위한 기술지원도 가능하도록 설계됐다.

반도체 패키지는 실리콘 웨이퍼에 집적화된 전자회로를 유저가 직접 사용할 수 있는 칩으로 가공하는 핵심 공정이다. 최근에는 고대역폭 메모리(HBM) 등 고성능 반도체에 대한 수요가 증가하면서 첨단 반도체 패키지 기술의 중요성이 부각되고 있다.

전날 열린 개소식에는 강일구 호서대 총장, 임연수 명지대 총장, 오세현 아산시장, 홍성현 충남도의회 의장, 최시돈 한국PCB&반도체패키징산업협회 회장 등 산학연 관계자 100여명이 참석했다.

[e-mail]