삼성전자, 美공장 2나노로 진격···빅테크에 파운드리 명운 걸렸다

사진=강민석 기자 [e-mail]

최근 웨이저자 TSMC 회장은 3분기 실적발표 컨퍼런스콜에서 "2나노(㎚·10억분의 1m) 공정에 대한 수요는 엄청나다"며 "앞으로 고객 주문이 3나노 공정을 넘어설 수도 있다"고 말했다. 이전에 발표된 TSMC의 파운드리 로드맵에 따르면 자체 2나노 공정은 3나노 2세대 공정보다 전력 효율이 10~15% 향상됐다. 현재 업계에선 TSMC의 2나노 시험생산 수율(완성품 중 양품 비율)이 60%를 넘긴 것으로 보고 있다.

자유시보 등 대만언론은 TSMC가 11월 말 대만 가오슝에 2나노 반도체 장비 도입식을 열었고 오는 2025년부터 본격적인 2나노 칩 생산에 나선다고 밝혔다. 이는 기존 계획보다 반년 앞당겨졌다는 설명이다. 첫 고객사는 애플이 될 것이고 AMD와 엔비디아, 인텔 및 미디어텍까지 주문을 앞둔 것으로 전해졌다.

바빠진 삼성전자는 미국에 승부수를 띄웠다. 반도체법(Chips Act)에 따라 미국에서 47억4500만달러(약 6조8800억원)의 보조금을 받는 대신 현지에 370억달러(약 53조5131억원)를 투자해 2개의 팹(Fab)과 1개의 R&D(연구개발) 시설을 짓고 2나노 공정 위주의 반도체를 생산하겠다고 밝힌 것이다. 당초 4·2나노 칩 생산 계획을 2나노 칩 생산으로 수정한 셈이다. 이번 투자로 세워지는 시설은 오는 2030년까지 모두 운영될 예정이다.

김양팽 산업연구원 전문연구원은 "미국에서 첨단 반도체를 만들어달라는 요구가 있었을 것이고 미국 IBM이 2나노 기술을 보유하고 있는 만큼 현지에서 협력하기 위해 삼성전자가 2나노 칩 생산 결정을 내린 것으로 보인다"고 말했다. 이어 "미국 현지에 빅테크 고객사가 많은 만큼 고급 노드를 도입할 필요성도 있었을 것"이라고 덧붙였다.

2나노 생산 비중은 크게 확대될 전망이다. 시장조사업체 옴디아가 집계한 전체 파운드리 공정 중 2나노 생산 비중은 2025년 2.8%에서 2026년 10.3%, 2027년에는 12.7%까지 예상됐다. 특히 2027년 공정 비중은 3나노(19.1%), 5·4나노(15.1%)에 이어 세 번째에 달하는 수치다.

다만 삼성전자가 선단 공정을 도입해도 빅테크 기업을 확보하지 못하면 여전히 제자리걸음이 될 수 있다는 지적이 나온다. 이종환 상명대 시스템반도체학과 교수는 "삼성전자는 3나노 수율을 확보하지 못했는데 이론적으로 2나노 수율을 확보하는 것은 더 어렵다"며 "수율을 확보하지 못하면 2나노를 확대 도입해도 삼성전자가 파운드리 경쟁력을 확보하기는 어려울 것"이라고 말했다.

삼성전자는 지난 2022년 6월 TSMC보다 먼저 GAA(Gate-All-Around) 기반 3나노 공정을 도입했으나 시장 점유율은 오히려 뒷걸음질한 상태다. 시장조사업체 트렌드포스에 따르면 올해 3분기 삼성전자의 파운드리 점유율은 9.3%로 TSMC(64.9%)보다 55.6%포인트(p) 낮았다. 전 분기와 비교해 점유율은 4.8%p 벌어졌고 매출은 상위 10개 기업 중 삼성전자만 유일하게 줄었다.

선단 공정을 빠르게 도입한 효과가 없었던 것인데 한진만 삼성전자 파운드리사업부장 사장은 실력 차를 인정하며 2나노의 빠른 램프업(Ramp-up : 생산량 확대)을 핵심 과제로 꼽은 상태다. TSMC 대비 웨이퍼 생산량이나 투자비가 부족한 만큼 첨단 공정을 확대 도입해 격차를 줄여나가겠다는 계산이다.