인텔 파운드리, IEDM 2024에서 차세대 트랜지스터 및 패키징 기술 발표

인텔 파운드리가 IEDM 2024에서 AI와 고성능 컴퓨팅을 위한 차세대 반도체 기술을 발표하며 미래 기술 비전을 제시했다.

감극성 루테늄(Subtractive Ruthenium)을 활용한 신기술은 기존 구리 다마신 공정을 대체할 금속화 방식으로, 25나노미터 이하 피치에서 정전 용량을 최대 25% 줄이는 성과를 보였다. 이를 통해 칩 내부 상호 연결 효율을 개선하며, 대량 제조와 비용 효율성을 동시에 충족한다.

패키징 기술에서는 SLT(Selective Layer Transfer) 공정을 도입해 기존 칩-웨이퍼 본딩 대비 처리량을 100배 향상시켰다. 초박형 칩렛 구현으로 다이 크기를 줄이고 종횡비를 높이며, AI 애플리케이션에 최적화된 유연한 아키텍처를 구현할 수 있다.

트랜지스터 기술에서는 GAA(Gate-All-Around) 스케일링을 기반으로 한 실리콘 리본펫(RibbonFET) CMOS 트랜지스터와 GAA 2D FET를 위한 게이트 산화물 기술이 발표됐다. 6나노미터 길이의 리본펫 트랜지스터는 업계 최고 수준의 쇼트 채널 효과와 성능을 제공하며, GAA 2D FET는 게이트 길이를 30나노미터까지 줄여 성능을 향상시킨다.

전력 및 무선 주파수 전자 장비를 위해 300밀리미터 GaN(Gallium Nitride) 기술도 공개됐다. GaN-on-TRSOI 기반의 MOSHEMT 기술은 실리콘 대비 더 높은 성능과 전압, 온도 내성을 제공하며, RF 및 전력 애플리케이션에서 신호 선형성을 개선하고 손실을 줄인다.

인텔 파운드리 기술 리서치 총괄 산제이 나타라잔 수석 부사장은 "AI 시대를 대비한 혁신적인 트랜지스터와 패키징 기술은 반도체 산업 발전에 핵심적인 역할을 할 것"이라며 "미국 내 제조와 글로벌 공급망 균형을 강화하며 기술 리더십을 확보하겠다"고 강조했다.

By 기사제보 및 정정요청 = [e-mail]
〈저작권자ⓒ 위클리포스트, 무단전재 및 재배포 Ai 학습 포함 금지〉