FPGA 업계 최초로 CXL 3.1, PCIe Gen6, LPDDR5X를 지원하는 2세대 버설 프리미엄 시리즈로 AMD는 고성능 시스템 가속을 위한 적응형 SoC 플랫폼을 발표했다. 데이터센터, 통신, 항공우주, 방위산업 등에서 데이터 이동을 효율적으로 처리하고 실시간 처리 성능을 극대화하는 것이 목표다.
CXL 3.1과 PCIe Gen6을 통해 CPU와 가속기 간에 고대역폭 연결을 제공하며, PCIe Gen6은 기존 대비 최대 4배의 속도를 지원한다. CXL 3.1은 메모리 일관성을 제공하여, 이기종 가속 컴퓨팅 환경에서 성능을 더욱 높인다. LPDDR5X 메모리를 통해 기존 대비 최대 2.7배 향상된 메모리 대역폭을 활용하며, CXL 메모리 확장 모듈과 연결해 메모리 풀링을 가능하게 하고, 메모리 대역폭과 용량을 최적화한다.
데이터 보안을 위해 인라인 암호화와 400G 고속 암호화 엔진을 탑재하여, 데이터 전송과 저장 시 빠르고 안전한 보호가 가능하다. PCIe IDE(Integrity and Data Encryption)를 하드 IP 형태로 통합한 최초의 FPGA로, 사용자 데이터를 최대 두 배 더 빠르게 보호하고, 보안성을 크게 강화했다.
2세대 버설 프리미엄 시리즈는 다양한 디바이스에서 메모리 풀을 동적으로 할당하여, MH-SLD(Multi-Headed Single Logic Device)의 메모리 활용도를 최적화하며, 두 개의 CXL 호스트까지 지원한다. AMD는 개발 툴을 2025년 2분기에, 반도체 샘플을 2026년 초에 제공할 예정이며, 양산 제품은 2026년 하반기부터 출하할 계획이다.
By 기사제보 및 정정요청 = PRESS@weeklypost.kr
〈저작권자ⓒ 위클리포스트, 무단전재 및 재배포 Ai 학습 포함 금지〉
본 콘텐츠는 뉴스픽 파트너스에서 공유된 콘텐츠입니다.
다음 내용이 궁금하다면?
광고 보고 계속 읽기
원치 않을 경우 뒤로가기를 눌러주세요