UNIST "고성능 초박막 반도체 소자 원하는 형태로 합성"

반도체-금속 전극 사이 1㎚ 이하로 줄이고 고성능 유지

2차원 금속 전극과 반도체가 0.7nm 간격으로 접합된 고성능 반도체 소자 모식도. [울산과학기술원 제공. 재판매 및 DB 금지]

(울산=연합뉴스) 김용태 기자 = 울산과학기술원(UNIST) 연구진이 반도체 소자 속 반도체와 금속 사이를 1나노미터(㎚·10억분의 1ｍ) 이하로 줄이면서 고성능을 유지하는 기술을 개발했다.

5일 UNIST에 따르면 신소재공학과 권순용, 이종훈 교수 연구팀은 반도체 물질과 초미세 금속 전극이 0.7㎚를 두고 수평으로 접합된 '고성능 초박막 반도체' 소자를 원하는 형태로 합성하는 데 성공했다.

반도체 칩의 성능을 높이려면 칩을 구성하는 개별 소자를 아주 작게 만들어야 한다.

개별 소자를 작게 만들면 전자가 원치 않는 위치로 흐르는 현상이 나타나는데, 이 문제를 해결하기 위해 '매우 얇은 2차원 반도체 물질'에 대한 연구가 이뤄지고 있다.

하지만 이에 걸맞은 전극은 나오지 않았다.

연구팀은 고품질의 2차원 반도체에 걸맞은 2차원 금속 전극을 화학 합성 과정에서 자연스럽게 맞붙도록 하는 방법을 찾았다.

2차원 반도체 물질인 '황화 몰리브데늄 화합물'이 2차원 금속인 '텔루륨화 백금 화합물'의 가장자리 표면에 화학적으로 합성되도록 한 것이다.

금속 전극 옆면 가장자리에 자연스럽게 반도체 물질이 합성되다 보니 접합면은 원자 3개 크기로 얇고, 소자 합성 과정에서의 결함은 거의 발생하지 않았다.

이 덕분에 금속과 반도체 경계면의 에너지 장벽(쇼트키 배리어)이 이론치에 가깝게 아주 낮았고, 그만큼 전자 이동이 쉬워졌다고 연구팀은 설명했다.

연구팀은 이 기술을 이용해 2인치 상용 실리콘 웨이퍼(wafer)에 2차원 금속으로 패턴을 만들고, 이를 주형(template) 삼아 2차원 반도체를 화학적으로 조립했다.

이렇게 하면 2차원 반도체가 2차원 금속의 패턴을 따라 스스로 배열되면서 합성돼 정렬된 2차원 반도체-금속 접합 소자를 구현할 수 있다.

또 상용 실리콘 웨이퍼 위에 대면적으로 제작하는 공정이라 상용화를 위한 대량생산에 가깝다.

연구진 모습

오른쪽부터 권순용 교수, 송승욱 연구원(제1저자), 심여선 연구원. [울산과학기술원 제공. 재판매 및 DB 금지]

권순용 교수는 "원자층 트랜지스터 내 반도체-금속 간 접합의 접촉 비저항과 전자 전송 길이가 지금껏 구현된 2차원 소자 중 가장 작다"며 "초미세 집적회로에서 우수한 성능의 차세대 반도체를 구현하는 데 도움이 될 것"이라고 말했다

연구 결과는 국제 학술지인 '네이처 커뮤니케이션스'(Nature Communications)에 8월 22일 자로 출판됐다.

연구 수행은 과학기술정보통신부와 한국연구재단의 나노·소재기술개발사업 및 중견연구자지원사업, 기초과학연구원(IBS) 다차원탄소재료연구단, UNIST 미래선도형 특성화사업 등의 지원을 받아 이뤄졌다.

[e-mail]