삼성전자·카이스트, 국내 대학에 14나노 첨단 반도체 공정 최초 개방

국내 대학 연구실에서도 삼성전자의 14나노 핀펫(FinFET) 첨단 공정을 활용해 실제 반도체 칩을 설계·제작하고 성능까지 검증할 수 있는 길이 열렸다.

이번 14나노 공정 지원을 위해 고사양 서버와 첨단 설계 툴을 갖춘 전용 설계 인프라를 구축했으며, 14나노 공정 설계 기술을 지원할 전문 연구인력도 배치해 전국 대학 연구실이 공동으로 활용할 수 있는 지원 체계를 마련했다.

박인철 카이스트 IDEC 소장은 “이번 14나노 공정 지원 협약은 학생들이 산업 현장에서 활용되는 첨단 공정 환경에서 실제 칩을 설계하고 제작·검증까지 경험할 수 있는 중요한 계기”라며 “산업계와의 협력을 바탕으로 국내 시스템반도체 전문인력 양성 기반을 지속적으로 확대해 나가겠다”고 강조했다.