KAIST, 실제 반도체 소자 제작 전 미세화 한계 예측 기술 개발
KAIST 연구진이 원자 수준의 계산을 통해 그 한계를 예측하는 기술을 개발했다.
KAIST는 김용훈 전기및전자공학부 교수 연구팀이 컴퓨터 시뮬레이션을 활용해 차세대 반도체 소자 개발의 핵심적 난관인 트랜지스터 미세화의 한계를 분석, 예측할 수 있는 전산 설계 기술을 개발했다고 14일 밝혔다.
이번 연구에서는 이를 기반으로 접촉저항(금속 전극과 반도체가 만나는 부분에서 발생하는 전류 흐름의 저항)과 양자터널링 한계(전자가 새어 들어가 전류 제어가 어려워지는 최소 길이)를 원자 수준에서 예측할 수 있는 전산 설계 플랫폼을 구축했다.
뉴스픽의 주요 문장 추출 기술을 사용하여 “이뉴스투데이” 기사 내용을 3줄로 요약한 결과입니다. 일부 누락된 내용이 있어 전반적인 이해를 위해서는 본문 전체 읽기를 권장합니다.
