SK하이닉스, 'IEEE VLSI 2025'서 D램 미래기술 로드맵 발표

SK하이닉스가 일본 교토에서 지난 8일부터 오는 12일까지 진행되는 'IEEE VLSI 심포지엄 2025'에서 향후 회사의 30년을 이끌 차세대 D램 기술 로드맵을 공식 발표한다고 10일 밝혔다.

차 CTO는 "현재의 테크 플랫폼(Tech Platform)을 적용한 미세 공정은 점차 성능과 용량을 개선하기 어려운 국면에 접어들고 있다"며, "이를 극복하기 위해 10나노 이하에서 구조와 소재, 구성 요소의 혁신을 바탕으로 4F² VG 플랫폼과 3D D램 기술을 준비해 기술적 한계를 돌파하겠다"고 밝혔다.

4F²* VG** 플랫폼은 D램의 셀 면적(Cell area)을 최소화하고 수직 게이트(Gate) 구조를 통해 고집적, 고속, 저전력 D램 구현을 가능하게 하는 차세대 메모리 기술이다.