"2040년엔 0.3나노급 경쟁…HBM은 36단까지 쌓는다"

“현재 기술은 2나노(nm, 1나노는 10억분의 1)급 공정인데 2040년엔 0.3나노급 시대가 열릴 전망이다.” 양준모 나노기술종합원 박사는 11일 인터컨티넨탈 서울 파르나스 호텔에서 열린 ‘반도체 기술 로드맵 포럼’에서 이렇게 말했다.

소자 및 공정 기술 분야의 전망을 발표한 양 박사는 “공정 미세화를 위해선 트랜지스터를 CFET로 개발해야 한다”고 말했다.

현재 기술로는 적층에 한계가 있는 탓에 2000단부터는 고급 패키징의 핵심으로 꼽히는 멀티 웨이퍼 본딩 기술이 활용될 계획이다.